IOCON Register and register bit mapping

Register Offset 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31
PIO0_17 0x000   MODE HYS INV   OD S_MODE CLK_DIV  
PIO0_13 0x004   MODE HYS INV   OD S_MODE CLK_DIV  
PIO0_12 0x008   MODE HYS INV   OD S_MODE CLK_DIV  
PIO0_5 0x00C   MODE HYS INV   OD S_MODE CLK_DIV  
PIO0_4 0x010   MODE HYS INV   OD S_MODE CLK_DIV  
PIO0_3 0x014   MODE HYS INV   OD S_MODE CLK_DIV  
PIO0_2 0x018   MODE HYS INV   OD S_MODE CLK_DIV  
PIO0_11 0x01C   INV   I2CMODE   S_MODE CLK_DIV  
PIO0_10 0x020   INV   I2CMODE   S_MODE CLK_DIV  
PIO0_16 0x024   MODE HYS INV   OD S_MODE CLK_DIV  
PIO0_15 0x028   MODE HYS INV   OD S_MODE CLK_DIV  
PIO0_1 0x02C   MODE HYS INV   OD S_MODE CLK_DIV  
PIO0_9 0x034   MODE HYS INV   OD S_MODE CLK_DIV  
PIO0_8 0x038   MODE HYS INV   OD S_MODE CLK_DIV  
PIO0_7 0x03C   MODE HYS INV   OD S_MODE CLK_DIV  
PIO0_6 0x040   MODE HYS INV   OD S_MODE CLK_DIV  
PIO0_0 0x044   MODE HYS INV   OD S_MODE CLK_DIV  
PIO0_14 0x048   MODE HYS INV   OD S_MODE CLK_DIV  

-->